

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-227283

(43)Date of publication of application : 03.09.1996

(51)Int.Cl.

G09G 3/36
G02F 1/133
G02F 1/133
G02F 1/133
G02F 1/136

(21)Application number : 07-032712

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 21.02.1995


(72)Inventor : MATSUEDA YOJIRO

(54) LIQUID CRYSTAL DISPLAY DEVICE, ITS DRIVING METHOD AND DISPLAY SYSTEM

(57)Abstract:

PURPOSE: To provide an image display matching with an optional gradation display characteristic by providing a data conversion circuit converting the digital input video data of n bits to $n+m$ bits and a digital data driver of $n+m$ bits.

CONSTITUTION: The digital image signal data 16 of (n) bits are converted to the digital image signal data of $n+m$ bits by a data conversion circuit. At this time, a γ characteristic correcting ROM 15 is used as the data conversion circuit. That is, a γ characteristic of a liquid crystal is measured really, and when the address of the ROM is made the data of (n) bits of an input image signal, and the output is made the data of $n+m$ bits converting to the required γ characteristic beforehand, the data are converted successively simply. Thus, the digital input signal of n bits is converted successively to the digital data of $n+m$ bits matching with the γ characteristic of the liquid crystal by the ROM 15, and the gradation display by (n) bits is performed by using a digital data driver 2 of $n+m$ bits.



LEGAL STATUS

[Date of request for examination] 21.02.2002

[Date of sending the examiner's decision of rejection] 06.04.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] 2004-09599

[Date of requesting appeal against examiner's decision of rejection] 06.05.2004

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開

特開平8-

(43) 公開日 平成8年

(51) Int. CL ¹	識別記号	片内整理番号	P I	
G 0 9 G 3/38			G 0 9 G 3/38	
G 0 2 F 1/133	5 0 5		G 0 2 F 1/133	5 0 5
	5 5 0			5 5 0
	5 7 5			5 7 5
1/136	5 0 0		1/136	5 0 0
			審査請求 未請求 請求項の数31	O L

(21) 出願番号 特願平7-32712

(22) 出願日 平成7年(1995)2月21日

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4

(72) 発明者 松枝 洋二郎

長野県諏訪市大和3丁目3番

ーエプソン株式会社内


(74) 代理人 弁理士 鈴木 喜三郎 (外)

(54) 【発明の名称】 液晶表示装置、その駆動方法及び表示システム

(57) 【要約】

【目的】 D/Aコンバータ内蔵液晶表示装置の高画質化を図る。

【構成】 nビットのデジタル画像データをγ補正テーブルでn+mビットに変換し、n+mビットのD/Aコンバータを用いて表示する。周辺ドライバのロジック部は低電圧共通電源で駆動しノイズ対策をする。D/Aコンバータのデータは反転させずにD/Aコンバータの電源を交流化する。また、ドライバ内部の遅延時間を補償するための回路を設ける。



(2)

特開平 8 -

1

2

【特許請求の範囲】

【請求項 1】 それぞれに電極が形成され電極面が互いに対向するように配置された一対の基板と、前記一対の基板間に挟持された液晶材料とを有し、対向する電極間に印加された交流電圧の実効値に応じた輝度で表示を行う液晶表示装置において、 n ビットのデジタル入力画像データを $n+m$ ビットのデジタル画像データに変換するデータ変換回路と、 $n+m$ ビットのデジタルデータドライバを備えてなることを特徴とする液晶表示装置。

【請求項 2】 前記データ変換回路は、液晶の特性を補正するための変換テーブルを書き込んだ ROM を備えてなることを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】 前記デジタルデータドライバは、 $n+m$ ビットの D/A コンバータを内蔵してなることを特徴とする請求項 1 又は請求項 2 記載の液晶表示装置。

【請求項 4】 前記液晶表示装置は、薄膜トランジスタ又は薄膜非線形素子をスイッチング素子として用いたアクティブマトリクス型液晶表示装置であることを特徴とする請求項 1 ～請求項 3 のいずれかに記載の液晶表示装置。

【請求項 5】 前記一対の基板のうち一方の基板上には、画素用のポリシリコン薄膜トランジスタと前記デジタルデータドライバ用ポリシリコン薄膜トランジスタとが形成されてなることを特徴とする請求項 1 ～請求項 4 のいずれかの請求項に記載の液晶表示装置。

【請求項 6】 前記 $n+m$ ビットのデジタルデータドライバは、 $1:2:4:\dots:2^{n+m-1}$ の比からなる $n+m$ 個の容量と $n+m$ 個のアナログスイッチとを組み合わせてなる D/A コンバータ回路を有してなることを特徴とする請求項 1 ～請求項 5 のいずれかの請求項に記載の液晶表示装置。

【請求項 7】 前記 $n+m$ 個の容量は、同一形状のパターンを 1 個、2 個、4 個、 \dots 、 2^{n+m-1} 個並列に接続して形成されてなることを特徴とする請求項 1 ～請求項 6 のいずれかの請求項に記載の液晶表示装置。

【請求項 8】 前記 $n+m$ ビットのデジタルデータドライバは、 $n+m$ 個の定電流回路と $n+m$ 組の R、 $2R$ の抵抗回路網とを組み合わせた定電流 2 進減衰方式 D/A コンバータ回路を用いてなることを特徴とする請求項 1 ～請求項 5 のいずれかの請求項に記載の液晶表示装置。

全ての信号線を同一電位にリセットしたときの D/A 変換された電圧を各信号線に特徴とする請求項 9 記載の液晶表示装置。

【請求項 11】 a) 複数の走査線と、 i と、前記走査線と前記信号線との交点に配された画素電極と、前記画素電極に対応し、素用薄膜トランジスタとを有する第 1 の、記第 1 の基板に対向して配置され共通電の基板と、c) 前記第 1 の基板と前記第 10 に挟持された液晶層とを有し、前記信号線は、シフトレジスタとレベルコンバータとを有するデータドライバに、前記走査線は、シフトレジスタとレベル

とを有する走査ドライバにより駆動さ示装置において、前記データドライバのシフトレジスタと、イバのシフトレジスタとは、共通の電源、前記共通の電源の電圧は、前記 D/A コ記バッファの電源の電圧より小さいこと、晶表示装置。

【請求項 12】 前記データドライバは形成されたデータドライバ用薄膜トラン、前記走査ドライバは第 1 の基板上に形成イバ用薄膜トランジスタを有し、前記画ジスタと前記データドライバ用薄膜トラ走査ドライバ用薄膜トランジスタとはポトランジスタであることを特徴とする請、液晶表示装置。

【請求項 13】 前記データドライバは、 $4:\dots:2^{n-1}$ の比からなる n 個の容量ログスイッチを組み合わせてなる D/A を有してなることを特徴とする請求項 1 2 記載の液晶表示装置。

【請求項 14】 前記レベルシフタは、 n チャネルと p チャネルの 2 つのトランが接続されてなることを特徴とする請求項 1 2 記載の液晶表示装置。

【請求項 15】 a) 複数の走査線と、 i と、前記走査線と前記信号線との交点に配された画素電極と、前記画素電極に対応し、

(3)

特開平 8 -

3

4

レジスタに入力するタイミング信号とは同一振幅の信号を用い、前記D/Aコンバータ用の電源レベルをフィールド毎に交互に切り替え、液晶層に交流電圧を印加することを特徴とする液晶表示装置の駆動方法。

【請求項16】 a) 複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタとを有する第1の基板と、 b) 前記第1の基板に対向して配置され共通電極を有する第2の基板と、 c) 前記第1の基板と前記第2の基板との間に挟持された液晶層とを有し、

前記信号線は、シフトレジスタとレベルシフタとD/Aコンバータとを有するデータドライバにより駆動され、前記走査線は、シフトレジスタとレベルシフタとを有する走査ドライバにより駆動されてなる液晶表示装置の駆動方法において、

前記D/Aコンバータに入力する画像信号と前記シフトレジスタに入力するタイミング信号とは同一振幅の信号を用い、前記D/Aコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶層に交流電圧を印加することを特徴とする液晶表示装置の駆動方法。

【請求項17】 前記D/Aコンバータを複数の系列に分けて駆動し、隣接する信号線には常に逆極性の画像信号を印加することを特徴とする請求項15又は請求項16記載の液晶表示装置の駆動方法。

【請求項18】 前記共通電極の電位をフィールド毎に交互に切り換えすることを特徴とする請求項15～請求項17のいずれかの請求項に記載の液晶表示装置の駆動方法。

【請求項19】 前記共通電極の電位を水平走査期間毎に切り換えることを特徴とする請求項15～請求項17のいずれかの請求項に記載の液晶表示装置の駆動方法。

【請求項20】 前記走査線に出力される走査信号は4レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択期間以上の電位を保つ場合と非選択期間以下の電位を保つ場合とをフィールド期間毎に切り換えること特徴とする請求項15～請求項19のいずれかの請求項に記載の液晶表示装置の駆動方法。

【請求項21】 前記走査線に出力される走査信号は4

かの請求項に記載の液晶表示装置の駆動
【請求項23】 a) 複数の走査線と、i
と、前記走査線と前記信号線との交点に
れた画素電極と、前記画素電極に対応し
素用薄膜トランジスタとを有する第1の
記第1の基板に対向して配置され共通電
の基板と、 c) 前記第1の基板と前記第
に挟持された液晶層と、前記信号線を駆
ライバと、前記走査線を駆動する走査ド
る液晶表示装置において、

前記データドライバは、シフトレジスタ
前記シフトレジスタ内部の遅延時間に応
一タのタイミングを遅延させる遅延回路
を特徴とする液晶表示装置。

【請求項24】 前記遅延回路は、前記
の遅延時間を検出する遅延時間検出回路
間検出回路で検出された時間分だけ画像
延させる遅延時間補償回路とを有すると
請求項23記載の液晶表示装置。

【請求項25】 前記データドライバは
形成されたデータドライバ用薄膜トラン
前記走査ドライバは第1の基板上に形成
イバ用薄膜トランジスタを有し、前記画
ジスタと前記データドライバ用薄膜トラ
走査ドライバ用薄膜トランジスタとはボ
トランジスタであることを特徴とする請
求項24記載の液晶表示装置。

【請求項26】 a) 複数の走査線と、i
と、前記走査線と前記信号線との交点に
れた画素電極と、前記画素電極に対応し
素用薄膜トランジスタとを有する第1の
記第1の基板に対向して配置され共通電
の基板と、 c) 前記第1の基板と前記第
に挟持された液晶層と、前記信号線を駆
ライバと、前記走査線を駆動する走査ド
る液晶表示装置の駆動方法において、

前記データドライバは、シフトレジスタ
前記シフトレジスタのクロック信号から
御する出力信号までの遅延時間に応じて
のタイミングを遅延させることを特徴と

40

(4)

特開平 8 -

5

5

のデジタルデータを液晶の γ 特性にあわせて $n+m$ ビットのデジタルデータに変換する γ 補正回路と、 $n+m$ ビットのデジタルデータをアナログ信号に変換するD/Aコンバータとを有するデータドライバと、c)これらの回路の動作タイミングを制御するタイミングコントローラと、を備えてなることを特徴とする表示システム。

【請求項29】 前記A/Dコンバータの出力信号と、前記 γ 補正回路の入出力信号と、前記タイミングコントローラの出力信号と、前記データドライバの入力信号とは、電圧振幅が同一であることを特徴とする請求項28記載の表示システム。

【請求項30】 前記 γ 補正回路の出力データを遅延させる遅延回路を有し、前記A/Dコンバータの遅延時間と前記 γ 補正回路の遅延時間と前記遅延回路の遅延時間との和が、前記データドライバのクロック信号から画像信号データをラッチするまでの遅延時間と等しくなるように、前記遅延回路の遅延時間を設定したことを特徴とする請求項28又は請求項29記載の表示システム。

【請求項31】 前記データドライバは第1の基板上に形成されたデータドライバ用薄膜トランジスタを有し、前記走査ドライバは第1の基板上に形成された走査ドライバ用薄膜トランジスタを有し、前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることを特徴とする請求項28～請求項30のいずれかの請求項に記載の表示システム。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は液晶表示装置、その駆動方法及び表示システムに関する。

【0002】

【従来の技術】 従来の液晶表示装置の例としては特開平6-222741などがある。図2はその液晶表示装置のデータドライバの回路図の例である。一般に、液晶表示装置に画像信号を書き込むデータドライバの方式としては、アナログ方式とデジタル方式とがある。このうち、アナログ方式は回路の消費電力が大きいため、携帯用のコンピュータ等のディスプレイにはあまり適していない。一方、デジタル方式は消費電力は少ないが、出力電圧を外部から供給する必要があるため外部電源数が多い

9つの電源電圧である。上位3ビット画素コード23によって8値のデータに変換回路24と25によってこの9つの電源電圧の2つの電圧を選択する。下位3ビットはデコーダ24によって8値のデータに分割方式D/Aコンバータ26によって1た2つの電圧レベルを8等分したもののんで出力させる。この方式では、外部からの電源電圧を液晶の γ 特性に応じて最適な程度の γ 補正が可能である。

【0004】

【発明が解決しようとする課題】 しかし、回路においては以下に述べるような課題：わち補間されて出力された電圧は本来表示誤差になってしまうという点であり、これに用いて説明する。図3は液晶表示装置の過渡率の関係を示す図である。実際の液晶表示装置は31の破線のような曲線を描く。データドライバ回路では9つの入力電源電圧2...V9を用いて出力電圧を補間するような折れ線の透過率依存性を前提となる。図4は、図3の一部を拡大したもの。例えば2つの入力電圧V1とV2の間を8分圧Va、Vb、Vc、Vd、Ve、Vf、表示装置に印加すると、それに対応したグレースケール表示はTa、Tb、Tc、Td、Te、となる。白つぶれたものになってしまう。

【0005】 本発明の液晶表示装置及び表示システムはこの様な課題を解決する。その目的とするところは、高画質な液晶表示することである。

【0006】

【課題を解決するための手段】 本発明の表示装置は、 n ビットのデジタル入力映像データに変換するデータ変換回路と、 $n+m$ ビットデータドライバを備えていることを特徴とする。本発明の液晶表示装置の駆動方法は、 n 入力信号を液晶の γ 特性に合わせて n ビットデジタルデータに逐次変換し、 $n+m$ ビットデータドライバを用いて n ビット分の階調

7

電源電圧より小さいことを特徴とする。また、本発明の液晶表示装置の駆動方法は、データドライバ内にD/Aコンバータを有し、前記D/Aコンバータの入力映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用い、前記D/Aコンバータ用の電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、データドライバ内に複数の系統のD/Aコンバータを有し、前記D/Aコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶に交流電圧を印加し、隣接する信号線には常に逆極性の映像信号を印加することを特徴とする。あるいは、データドライバ内に複数の系統のD/Aコンバータを有し、前記D/Aコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶に交流電圧を印加し、隣接する信号線には常に逆極性の映像信号を印加することを特徴とする。あるいは、D/Aコンバータ用の電源レベルをフィールド毎に交互に切り替え、共通電極の電位もフィールド毎に交互に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、D/Aコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、共通電極の電位も水平走査期間毎に交互に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、D/Aコンバータ用の電源レベルをフィールド毎に交互に切り替え、走査信号は4レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合と非選択電位以下の電位を保つ場合とをフィールド毎に切り替え、液晶に交流電圧を印加することを特徴とする。あるいは、D/Aコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、走査信号は4レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合と非選択電位以下の電位を保つ場合とを水平走査期間毎に切り替え、液晶に交流電圧を印加することを特徴とする。

【０００８】本発明の液晶表示装置は、データドライバにはシフトレジスタとラッチを備え、前記シフトレジスタ内部の遅延時間に応じて映像信号データのタイミングを遅延させる遅延回路を備えたことを特徴とする。また、本発明の液晶表示装置の駆動方法は、シフトレジスタのクロック信号からラッチを制御する出力信号までの

【实施例】

(実施例１) 本実施例の液晶表示装置を以て説明する。図１は液晶表示装置の回路図である。ここでは、薄膜トランジスタ（以下を簡便にＴＦＴ）を用いた液晶表示装置について説明する。図１のアクティブマトリクス部１には信号線２がマトリクス状に配置され、その交点に保持容量７、液晶容量８が接続されている。選択パルスを供給する走査ドライバ部３は、データライン９とレベルシフト１０とからなる。レベルシフト１０の出力部にはバッファ回路がついている。信号線４には画像信号を供給するデータドライバ部１１とその出力タイミングピットのデジタル画像信号１７からデータラッチ１２、ラッチ１２に蓄積されたデータを読み出すラッチ１３、そしてラッチ１３に蓄積されたデジタル画像データをアナログＤ／Ａコンバータ１４とからなる。このラッチ１２を備えていると、１段目のラッチ１２のデータを交換する期間中も、もう一方のラッチ１３に蓄積されたデータでＤ／Ａコンバータ１４を動作させるため、信号線４を駆動するのに十分なる。

【0011】 n ビットのデジタル画像信号データ変換回路で $n+m$ ビットのデジタルデータに変換される。ここではこのデータ変換に正用ROM15を用いている。液晶の測定して、ROMのアドレスを入力画像1ビット、出力に所望の γ 特性に変換する $n+m$ ビットにしておけば簡単に逐次データをたとえば、異なる液晶材料を用いる場合に差し替えるだけでよい。もちろん他の回路を行ってもよいが、望ましくは γ 正用投入だROMを用いるべきである。

【0012】なお、ここではD/Aコン
たデジタルデータドライバを用いている。
ル方式のドライバやPWM出力のドライ
ない。ただし、ここではnビットからn
像データの変換を行うことでγ補正を行
一々変換された後の出力は線形的であっ

(6)

特開平 8 -

10

9

トリクス型の液晶表示装置を用いるのが望ましい。

【0014】次に、図5を用いて本発明がどのように γ 補正を行っているかについて説明する。ここでは6ビットのデジタル画像信号データを γ 補正テーブルに基づき8ビットのデジタル画像信号データに変換した場合を想定してある。同図において白い丸は8ビットD/Aコンバータによって出力可能な電圧とその場合の液晶表示装置の透過率を示した点であり、黒い丸は6ビットのデータ出力を γ 補正テーブルに基づいて8ビット分のデータより選択された6ビットのデータとそれに対応する出力電圧と液晶表示装置の透過率を示したものである。

【0015】一般に、6ビットのデータを8ビットのデータに変換すると、8ビットの全データの4個について1個の割合で変換データが選択されることになるが、ここでは液晶表示装置の印加電圧に対する透過率依存性に応じて選択される電圧差を変化させている。たとえば液晶表示装置の印加電圧に対する透過率依存性が急峻な領域では3個について1個あるいは2個について1個の割合で選択され、なだらかな領域では5個以上に対して1個の割合で選択される。この結果、階調表示の透過率をTa、Tb、Tc、...、Tgに示すようにほぼ等間隔にすることができる。もちろん透過率を等比間隔にすることもできるし、必要に応じて任意の γ 特性にすることができる。例えば、画面の明るさを重視してやや明るい方を中心に階調表示を行うことも可能である。もし、 γ 補正用テーブルROMを複数備えていれば、使用目的によって異なる γ 特性に切り換えて表示することもできる。

【0016】なお、ここでは2ビット分を加えて γ 補正したが、3ビット、4ビットと余分に加えるビット数を増加させればそれだけ厳密な γ 補正が可能になる。ただし、あまり多ビット化するとD/Aコンバータ回路が複雑化してしまう。したがって実用的には2～3ビット分を加えるのが望ましい。また、階調表示ビット数の増加にはフレームレートコントロール等の方法も使うことができる。たとえば、6ビットのD/Aコンバータ内蔵のドライバに2ビット分のフレームレートコントロールを加えて合計8ビット分の線形的な電圧による階調表示を可能にしておき、前述のように γ 補正テーブルを用いて6ビット分の表示を行うことも等可能である。

について説明する。

【0018】図16は、CMOSセルフ回路でドライバ部を形成し、LDD型Tティブマトリクス部を形成する場合の、けるポリシリコンTFTの断面図である。

(a)に示すように、ガラス基板上に基の並散を防止するための絶縁膜を堆積させ、シリコン薄膜72を堆積させる。このポリ2の結晶性を向上させることが画素効果させるのには必要となる。そこで、レーザ相成長法などを用いてポリシリコン薄膜72を堆積させる。アモルファスシリコン薄膜を結晶化させたものを使う。このポリシリコンにパターンニングした後、ゲート絶縁膜7を形成する。次に同図(b)に示すように、ゲート形成した後、NチャネルTFTとなる部分に高いボロンイオンを高濃度でドーピングTFTのソース・ドレイン部を形成する。(c)に示すように、マスク材を除去し、オンを低濃度でドーピングする。さらに、PチャネルTFTとなる部分にリンをドーピングする。こうして画素部のT抗ポリシリコン薄膜(n^+ poly-Si)から、レイン電極とチャネル部との間に、N型シリコン薄膜(n^+ poly-Si)からなるLDDを形成する。これによって画素TFTのオフ電流を低減し、アクティブマトリクス部でのクロックを防止することができる。最後に、同図(e)に、層間絶縁膜76を形成し、金属薄膜を形成し、透明導電膜79で画素電極を形成し、シフトレジスタ78を形成すればドライバ・マトリクス基板が完成する。この基板に、同様に配向処理を施した対向基板を接着剤を介して対向させ、アクティブマトリクス部を封入すれば液晶表示装置が完成する。

【0019】では、ここでD/Aコンバータについて具体的な例をあげて説明する。図6iのD/Aコンバータを用いた8ビットデジタル回路の例である。シフトレジスタ61:

(7)

特開平 8 -

11

12

信号線の電位をリセットするための電源である。C0は信号線1本分の等価容量である。P点は信号線に相当する。

【0020】8ビットD/Aコンバータは8つの容量C1、C2、C3、...、C8と8つのリセット用トランジスタTa1、Ta2、Ta3、...、Ta8及び8つのセット用トランジスタTb1、Tb2、Tb3、...、Tb8とからなる。Tcは信号線の電位をリセットするトランジスタである。ここで、C1、C2、C3、...、C8の8つの容量の大きさは1:2:4:8:16:32:64:128にしてある。すべての容量の電荷をリセットした後、同じ電圧を印加するとこれらの容量に蓄積される電荷量もこの比に等しくなる。一方、信号線の容量は一定であるから、この8つの容量の任意の容量のスイッチを閉じて信号線に接続すると、その選択の組合せ256通りの電圧を信号線に印加することができる。

【0021】この方式では非線形的な階調電圧を印加するのは難しいが、前述のようにnビットデータをn+mビットデータに変換する場合にγ補正を行っているの

で、このD/Aコンバータを用いたデータドライバですぐれた階調表示特性が得られる。

【0022】この方式はD/Aコンバータの消費電力が非常に少なくすみ、回路も非常に簡単であるため携帯用のディスプレイには最適である。なお、この方式で高い精度のD/A変換を行うためには容量比が正確でなければならない。しかし、一般的に半導体技術や薄膜技術を用いてこの容量を形成すると、パターン寸法が若干ずれた場合にも、最も大きい容量の値は最も小さい容量の大きさ分程度の誤差はすぐに生じてしまう。そこで、望ましくは同一形状の容量パターンを容量比の数だけ並列に接続すればよい。たとえば、同一パターンの容量を1個、2個、4個、...、128個と並列接続するわけである。この方法では、もしパターンがやや大きめにずれたり、やや小さめにずれても容量比は一定に保たれる。

【0023】次に他の方式のD/Aコンバータを用いた例を説明する。図8は定電流2進減衰方式の8ビットD/Aコンバータを用いたデータドライバの例である。これは8個の定電流電源と8組のR、2R型の抵抗回路網を組み合わせたもので、定電流回路にはすべて一定の電流IRが流れるため同一トランジスタを用いて回路を構

が、いうまでもなくカラーの3原色の信される場合には3×nビットのデータをビットに変換することになる。また、駆動周波数を低下させるために画面をpビットのデータが同時に入力される場合のデータをp×(n+m)ビットのデータはよい。このように、本発明の液晶表示力のデジタル信号に対して良好なγ補正

【0025】(実施例2)本実施例では駆動方法について説明する。図1において像信号16は逐次γ補正用ROM15にビット画像信号17に変換されてデータ出力される。ここで、γ補正用ROMに記憶用テーブルの作り方について説明する。装置の透過率を測定し、透過率を縦軸にして透過率の入力電圧依存性のグラフに、n+mビットのD/Aコンバータで可能な2^{n+m}個の電圧値を入力電圧の横軸に、さらに、目的とするnビットの階調縦軸にプロットし、その点からグラフ上に水平な平行線を引き、交点から垂線と横軸の交点に最も近いn+mビットのデータとなる。たとえば、図5に示れた点もこの方法で求められたものである。ROMのアドレスにnビットのデータを対記憶するデータを以上の方法で求められたデータにしておけば、1個のROMで

【0026】次に、このように逐次γ補変換された画像信号を用いて、液晶表示方法について説明する。図7は図6に示すデジタルデータドライバの駆動電圧の一例である。1水平走査期間は映像1られて来る水平走査選択期間と、映像1られて来ない水平ブランキング期間の2つ水平走査選択期間において8ビットの画1、D2、D3、...、D8が順次送られデータと同期してシフトレジスタの出力2、...、が1段ずつ選択される。これに、

(8)

特開平 8 -

13

14

る。このセットとリセットのタイミングは水平走査期間内で自由に設定することも可能だが、望ましくは水平ブランキング期間中に全ての信号線の電位を同一電位にリセットした後、 $n+m$ ビットのD/A変換された電圧を各信号線に印加するべきである。なぜなら、こうすることによって、水平走査選択期間中は常に信号線を駆動することができ、液晶に十分な信号を印加することができるからである。

【0027】（実施例3）本実施例ではノイズを低減させることにより高画質化できる液晶表示装置について説明する。一般に、多ビットのD/Aコンバータを備えたデジタルドライバではアナログ変換する際、様々なノイズを取り込みやすい。

【0028】図9は、デジタルデータドライバに用いられる代表的なシフトレジスタ回路の回路図とタイミングチャートである。この回路では180度位相のずれたクロック信号を用いてクロック信号の半周期ずつ選択パルスを選択させることができる。この回路は左右方向のいずれにもパルスを転送することができ、Rをハイレベル、Lをローレベルにすれば右方向へ、逆にRをローレベル、Lをハイレベルにすれば左方向へシフトさせることができる。このシフトレジスタのクロック信号の立ち上がり立ち下りのタイミングは、ちょうどデジタル映像信号のドット毎の切り替わりと同じタイミングである。このクロック信号とデジタルデータ信号のD/Aコンバータへの影響を最小にするためには、なるべく低い電圧で駆動するべきである。しかし、液晶には通常±5V程度の信号は印加しなければならないからD/Aコンバータの電源電圧はあまり低くできない。

【0029】そこで、本実施例の液晶表示装置では以下の構成とする。まず、データドライバはCMOSスタティックシフトレジスタとレベルシフタ及びD/Aコンバータからなり、走査ドライバはCMOSスタティックシフトレジスタとレベルシフタ及びバッファからなる。そして、これらのシフトレジスタ及びラッチ回路は共通の電源に接続しておく。したがって、シフトレジスタのクロック信号や入力信号、デジタル画像信号データはすべて同一電源のロジック信号となる。そしてレベルシフタによって各D/Aコンバータの制御信号を必要なだけ昇降し、走査線を駆動するバッファの入力信号も同様に昇

査ドライバLSIを実装部分の接触抵抗分低く保ちながら液晶パネルに接続するが、さらに効率を高めるためには同一に一体形成するのが望ましい。すなわち、ようなポリシリコン薄膜トランジスタを1部もアクティブマトリクス部と一体形成通化しやすくなり、幅広い配線で各ロジックでノイズの低減が可能である。

【0031】また、本実施例の液晶表示各種D/Aコンバータを用いることが可能。用いるD/Aコンバータはノイズを発生し、必要最低限だけ電流を流すD/Aコンバータは、容量に電荷を充放電しないためノイズの発生も少ない。

【0032】さらに本実施例においては、定にレベルシフトさせることができしかの少ないレベルシフトを用いるのが望ましい液晶表示装置に適したレベルシフトタイミングチャートの例を図10に示す。INに示すような波形が入力すると、OU波形が出力される。つまり、VCCレベルへ出力電圧がレベルシフトされる。タ回路では、同図(a)に示すように並行チャンネルとpチャンネルの2つのトランジスタが接続されている。こうすることによって、の入力が切り替わって出力が切り替わる。で流れる貫通電流を低く抑えることができる。く抑えられるためノイズの発生も少ない。

【0033】（実施例4）本実施例ではタを用いる液晶表示装置の高画質化を図いて説明する。図11は液晶表示装置のタイミングチャートである。液晶は交流であるため映像信号V_{id}はある電位V_c・1フィールド毎に交流反転させる。走査フィールドにつき1回ある期間T₁だけ逆る。このT₁が1水平走査期間に相当する。T方式の液晶表示装置では画素TFTが、あるつまり電圧分だけ画素電極の電位

15

あるフィールド期間内で信号線に印加すべきD/Aコンバータのアナログ出力電圧範囲は限られており、その範囲を出力するのに必要最低限の電圧にしておくわけである。たとえば、 $6V \pm 5V$ の電圧範囲で液晶を駆動する場合最大10Vの出力レンジになるが、実際に必要なのは正極性の信号を印加するフィールドで8V～11V程度、負極性の信号を印加するフィールドで1V～4V程度である。つまりそれぞれのフィールドで3V程度のアナログ出力が可能な範囲でD/Aコンバータの電圧を必要最低限にしておけば、D/Aコンバータで消費される電流も少なくすみ、ノイズの発生も少ない。

【0035】さらに、より望ましい駆動方法としては以下の方法があるすなわち、図6に示すような容量結合方式のD/Aコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。容量結合方式の場合、リセットする電位COMに対して、データを書き込む電源V0をCOMに対して正側と負側を交互に設定することができる。この場合、D/A変換される階調電圧も白レベルと黒レベルが交流反転されることになるため、外部回路でデータを白黒反転させる必要が無い。高速でデータを反転させるような回路が不要になるため、ノイズの発生も抑えることができ、外部回路は簡略化される。もちろん、消費電流も少ない。

【0036】以上述べた方法は、画面全体に同じ極性の映像信号を書き込むため、映像信号に加わるノイズが最も少なくすみ方法である。ただし、この方法では十分な保持容量を確保しなければ、液晶の誘電異方性に基づくつきぬけ電圧の差によるフリッカーを生じやすい。また、走査線や容量線の配線抵抗を十分下げなければ遅延による左右方向の輝度むらや左右方向のクロストークを生じやすい。これらの問題を回避する駆動方法としては以下に述べる方法がある。

【0037】まず、D/Aコンバータを複数系統に分けておき、電源も別配線にしておく。D/Aコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてD/Aコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加するが、奇数列の信号線に接続されたD/Aコンバータの電源電圧と偶数列の信号線に接続されたD/Aコンバータの電源電圧は180度位相を

(9)

特開平8-

16

定しているから、D/Aコンバータの消費電流も少ない。なおこの方法に白黒反転機能が無い場合には、複数系統設けて正極性の信号と負極性の信号を出力しなければならない。

【0038】そこで、より望ましい駆動方法がある。すなわち、図6に示す方式のD/Aコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるというように、この方法ではD/Aコンバータに白黒反転機能があるため、データ配線を複数系統に分けておき、電源も別配線にしておく。D/Aコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてD/Aコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加するが、奇数列の信号線に接続されたD/Aコンバータの電源電圧と偶数列の信号線に接続されたD/Aコンバータの電源電圧は180度位相をずらして交

わる。すなわち、この駆動方法においては常に逆極性の映像信号が印加される。しかもその極性が1水平走査期間毎に交流反転する。上下左右に隣接する画素には反対の極性の信号が印加されていることになる。これによって、走査線や容量線に印加される電荷が隣接する画素間で中和される。そのため左右方向の輝度むらや左右方向のクロストークも生じにくくなる。つまり、画面全体の輝度の均一性を向上しクロストークを低減させることができる。もちろん、この方法でもD/Aコンバータは正極性と負極性でそれぞれ必要な電圧をカバーできる最低限の電源電圧に設定しておけば、D/Aコンバータの消費電流も少ない。

(10)

特開平 8 -

17

18

が無い。もちろん、高速でデータを反転させるような回路が不要になるためノイズの発生を抑えることができ、外部回路が簡略化され、消費電流も少ない。

【0041】（実施例5）本実施例ではD/Aコンバータを用いる液晶表示装置の高画質化を図る第2の駆動方法について説明する。図11に示す駆動方法ではD/Aコンバータの電源電圧を大きな振幅で交互に移動させる必要があったので、ここではこの電圧の振幅を減らす方法について説明する。図12は液晶表示装置の駆動方法を示すタイミングチャートである。液晶は交流駆動する必要があるので映像信号V_{id}はある電位V_cを中心に対称に1フィールド毎に交流反転させるが、このV_cもフィールド毎に逆位相で交流駆動する。この結果、映像信号V_{id}の電圧範囲は図11に比べるとかなり狭い範囲となる。このV_cと同期させて対向基板上の共通電極電位V_{com}も交流駆動する。なお、TFT方式の液晶表示装置では画素TFTがオフする際に生じるつきめけ電圧分だけ画素電極の電位が信号線の電位より下がるため、対向基板上の共通電極電位V_{com}は、映像信号中心V_{id}よりこのつきめけ電圧分だけ低く設定する必要がある。保持容量が蓄積容量方式すなわち専用の容量線に接続されている場合には、容量線をV_{com}と同じ波形で駆動すればよいが、保持容量が付加容量方式すなわち前段の走査線に接続されている場合には図12のように非選択電位をV_{com}と同期させて平行移動させることになる。本実施例でも、ノイズの少ない映像信号をD/Aコンバータでフィールド毎に交流反転出力させるために、D/Aコンバータに入力するデジタル映像信号とシフトレジスタのタイミング信号には同一振幅の信号を用いる。そしてD/Aコンバータの電源レベルをフィールド毎に交互に切り替え、液晶に交流電圧を印加する。この方法では信号線に印加すべきD/Aコンバータのアナログ出力電圧範囲は正極性と負極性でそれほど大きな電位差がないため、D/Aコンバータ用の電源もあまり大きな振幅を必要としない。

【0042】さらに、より望ましい駆動方法としては以下の方法があるすなわち、図6に示すような容量結合方式のD/Aコンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。これによって、高速でデータを反転させるような回路が不要

る際に生じるつきめけ電圧分だけ画素電極の電位より下がるため、対向基板上のV_{com}は、映像信号中心V_{id}よりこのだけ低く設定する必要がある。保持容量すなわち専用の容量線に接続されている線をV_{com}と同じ波形で駆動すればよいが付加容量方式すなわち前段の走査線に場合には非選択電位をV_{com}と同期させることになる。この方法では1水平走査性の信号が信号線に印加されるためフリなくなり、上下方向の輝度むらやクロスなくなる。

【0044】さらに、より望ましい駆動方法がある。すなわち、図6に示す方式のD/Aコンバータを用い、白黒レベルのないデジタル入力信号を用いるというれによって、高速でデータを反転させる。要になるためノイズの発生を抑えることが簡略化され、消費電流も少なくなる。

【0045】（実施例6）本実施例ではタを用いる液晶表示装置の高画質化を図法について説明する。図12では対向基交流駆動するため消費電力がやや大きく、ではD/Aコンバータ用の電源電圧範囲ら、消費電力も比較的少ない駆動方法になる。なお、本実施例は付加容量方式つまり保持容量が接続されている場合に適用は液晶表示装置の駆動方法を示すタイミングがある。映像信号V_{id}は図12と同様のが、対向基板上の共通電極電位V_{com}ある。一方、走査信号は4レベルの電位あり、選択期間直後に選択電位から非選択前に一定期間非選択電位以上の電位を選択電位以下の電位を保つ場合とをフェーズする。たとえば、図13において選択期例えばT₂として2水平走査期間分だけ非電位を与える。この図においてT₂後1ドではV₁だけ保持容量の電位が上げられドではV₂だけ電位が下げられるから、を交流駆動した場合と同様に液晶に交流

(11)

特開平 8 -

19

20

るから液晶表示装置の消費電力も図 12 の場合より小さい。

【0046】さらに、より望ましい駆動方法としては以下の方法があるすなわち、図 6 に示すような容量結合方式の D/A コンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。これによって、高速でデータを反転させるような回路が不要になるため、ノイズの発生も抑えることができ、外部回路が簡略化され、消費電流も少なくなる。

【0047】次に、本実施例においても信号線方向のクロストークも回避できる駆動方法について説明する。まず、液晶は交流駆動する必要があるため映像信号 V_{id} はある電位 V_c を中心に対称に 1 水平走査期間毎に交流反転させ、この V_c も 1 水平走査期間毎に逆位相で交流駆動する。ただし、共通電極は一定のままである。そして、図 13 の第 1 フィールドの選択信号波形のように選択期間直後に非選択信号以下の電位を保つ波形と、第 2 フィールドのように選択期間直後に非選択信号以上の電位を保つ波形とを 1 水平走査期間毎に交互に繰り返す。これによって、1 水平走査期間毎に逆極性の信号が信号線に印加されるためフリッカーが目立たなくなり、上下方向の輝度むらやクロストークも目立たなくなる。

【0048】さらに、より望ましい駆動方法としては以下の方法がある。すなわち、図 6 に示すような容量結合方式の D/A コンバータを用い、白黒レベルを反転していないデジタル入力信号を用いるという方法である。これによって、高速でデータを反転させるような回路が不要になるためノイズの発生を抑えることができ、外部回路が簡略化され、消費電流も少なくなる。

【0049】（実施例 7）本実施例では液晶表示装置のドライバ回路内部の遅延時間に注目し、高画質化を図るための手段について説明する。一般に、デジタルデータドライバを用いる液晶表示装置においては、表示画面上のノイズの影響をなるべく少なくするため低電圧で駆動するのが望ましい。一方、画面の高解細化の要求からドライバの動作速度はむしろ高速化してきている。このため、ドライバ内部の遅延時間から本来の画像がずれて表示されることがある。あるいは、それを避けるためにあまり低電圧化できないという問題もある。本実施例の液晶表示装置では図 14 に示すように、データドライバに

ータを取り込むことができる。遅延回路な時間だけデジタルデータを遅延させれば回路でもかまわない。フリップフロップただインバータ等を多段接続するだけでこの方法によれば表示画像がずれる心配。ジッタ部の電圧を下げることで、表が減少する。

【0050】さらに、理想的にはドライバを補償できるのが望ましい。そこで図 1 に、データドライバ内部に遅延時間検出時間補償回路 69 とを設けておく。ここ出回路とはシフトレジスタ 51 とラッチ回路構成と同様の回路や同じ寸法の素子時間が等しくなる回路にしておき、クロラその遅延時間分だけ遅れてパルスを送。パルスをトリガにして遅延時間補償回路号 56 をを入力すればよい。この方式でプロセス条件のばらつきによってドライが異なっても表示画面がずれること。は、同じ液晶表示装置でも低温や高温でドライバ内部の遅延時間がずれても全

【0051】本実施例の液晶表示装置が発揮できるのは、ドライバ回路をアクチ基板上に一体形成した場合である。図 1 に、ガラス基板上に形成した CMOS 型 TFT を用いて周辺ドライバ回路を一体。示装置の場合、ポリシリコン TFT のシリコンのその数分の 1 しかないため、遅延時間が大きい。また非単結晶である。ス条件のばらつきによってドライバ間の。従って、本実施例の画像信号遅延回出回路と遅延時間補償回路を用いること。質のドライバ内蔵型液晶表示装置を実現

【0052】次に、本実施例の液晶表示についても説明しておく。まず、図 14 の回路を用いた場合について説明する。一。置の映像信号データには輝度信号とタイ時に送られてくるから、外部同期回路で。信号 58 と画像信号 56 とを形成できる。の 2 つの信号は同期しており、タイミン

(12)

特開平 8 -

21

22

明しておく。ここでも外部同期回路で形成されたクロック信号58と画像信号56とを用いる。もちろん、この2つの信号は同期しており、タイミングのずれはない。このクロック信号を用いた場合のシフトレジスタ51内部の遅延時間とラッチ52の遅延時間を遅延時間検出回路66で検出する。この検出された遅延時間分だけ遅延時間補償回路69を用いて画像信号56を遅らせる。この結果、ラッチに取り込まれる画像信号の遅延時間と、シフトレジスタ及びラッチ回路の動作に要する遅延時間とが同期がとれることになる。この方法では、遅延時間のずれが自己補償されているため、どんな条件で駆動しても常に理想的なタイミングで画像信号データを取り込めるため画面のずれを生じない。

【0054】(実施例8) 本実施例ではD/Aコンバータ内蔵の液晶表示装置を用いた表示システムについて説明する。図17において、コンピュータ等のアナログ映像信号発生装置から発生されたアナログR、G、Bの映像信号はD/Aコンバータでnビット×3のデジタル信号に変換される。信号源にビデオ装置等を用いる場合にはアナログR、G、Bの映像信号に変換した上でD/Aコンバータに入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのD/Aコンバータは不要となる。次に、このnビット×3のデジタル映像信号をγ補正用ROMによって逐次(n+m)×3ビットのデジタル映像信号に変換する。変換された映像信号はデータドライバに送られる。一方、タイミングコントローラはアナログ映像信号発生回路の信号と同期をとって、A/Dコンバータ、データドライバ、走査ドライバの駆動信号を発生させる。データドライバは、タイミングコントローラから受けるクロック信号と同期して、順次(n+m)×3ビットの映像信号をラッチに取り込み、(n+m)×3ビットのD/Aコンバータを介してアクティブマトリクス部の信号線を駆動する。走査ドライバによって選択された走査線毎にこの映像信号を画素に書き込み、アクティブマトリクス部の画面が表示される。この表示システムではγ補正はROMに書き込まれたテーブルで行っているため複雑な電源が不要で、しかもすべての階調信号について補正をかけることができるためすぐれた色再現表示が可能である。

【0055】本実施例を携帯用のシステムとして用いる

信号を書き込むと表示画面のずれを生じ、さらに望ましくは表示システム内部で遅延時間補正を行う。すなわち、図17においてD、とγ補正用ROMの遅延時間がデータドライバの遅延時間と等しくなるようにする。もし、データドライバの遅延時間が大きすぎる場合には、データドライバの遅延時間とA/Dコンバータ及びγ補正用ROMの遅延時間の和がデータドライバ内部の遅延時間と等しくなるようにすればよい。

【0057】さらに、携帯性を追求する表示装置を一体形成したアクティブマトリクス部を用いるのが望ましい。すなわち、図17において、アクティブマトリクス部の周辺に形成する。これによって、システムの小型化が可能となる。

【0058】

【発明の効果】以上述べたように、本発明はnビットのデジタル入力映像データに変換するデータ変換回路とn+mビットのデータドライバを備えているから、任意の割合で画像表示が可能である。また、液晶のγ特性を補正するための変換テーブルROMを用いたから、階調表示のずれを補正を行うことができるため非常に表示性能を得ることができる。また、n+mビットのデータドライバを内蔵しているから、外部にデータドライバを接続する必要がなく、装置の小型・軽量化・低コスト化が可能となる。また、TFT又は非線形素子を用いたアクティブマトリクス部を用いたから、高い表示性能を得ることができ多階調表示やフルカラー表示が可能となる。また、ガラス基板上にポリシリコンを用いて周辺ドライバを一体形成したから、装置の小型・軽量化が可能となる。また、容量比Aコンバータを用いたから低消費電力化が可能となる。また、D/Aコンバータの容量を同じ形に配置したから容量比のばらつきがなく、表示性能が向上する。また、走査線2階調

(13)

特開平 8 -

23

とができ、残像を生じることもない。

【0060】本発明の液晶表示装置は、ロジック部分が単一低電圧で駆動されD/Aコンバータ部やバッファ部より電圧が低いから、表示画面にノイズを発生しにくい。また、ポリシリコンTFTを用いて周辺駆動回路を一体形成したから、電源の配線を共通化し低抵抗化できるため、よりノイズを発生しにくくなる。また、容量分割方式のD/Aコンバータを用いたから、必要最低限の電流しか流れないためさらにノイズを発生しにくくなる。また、並列接続されたnチャンネルとpチャンネルの2つのトランジスタに入力部が接続されているレベルシフタを用いたから、レベルシフタに流れる電流も抑えることができ、ますますノイズを発生しにくくなる。

【0061】本発明の液晶表示装置の駆動方法は、D/Aコンバータの電源レベルをフィールド毎に交互に切り換えるから、消費電流が少なくノイズも発生しにくい。また、容量分割方式のD/Aコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

【0062】本発明の液晶表示装置の駆動方法は、複数系列のD/Aコンバータを用いて電源レベルをフィールド毎に交互に切り換え隣接する信号線には逆極性の映像信号を印加するから、消費電流が少なくフリッカーや横クロストークも生じない。また、容量分割方式のD/Aコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

【0063】本発明の液晶表示装置の駆動方法は、複数系列のD/Aコンバータを用いて電源レベルを水平走査期間毎に交互に切り換え上下左右に隣接する画素には逆極性の映像信号を印加するから、消費電力が少なくフリッカーや上下左右のクロストークを生じない。また、容量分割方式のD/Aコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

【0064】本発明の液晶表示装置の駆動方法は、D/Aコンバータの電源レベルをフィールド毎に交互に切り換え共通電極電位も逆極性で交互に切り換えるから、D/Aコンバータ用の電源電圧範囲を縮小することができる。また、容量分割方式のD/Aコンバータで非反転デ

24

【0066】本発明の液晶表示装置の駆動方法は、D/Aコンバータの電源レベルをフィールド毎に交互に切り換え非選択期間の走査線信号も逆極性であるから、D/Aコンバータ用の電源電圧を低くすることができ、消費電流が少なくノイズも減らすことができる。また、容量分割方式のD/Aコンバータを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

【0067】本発明の液晶表示装置の駆動方法は、D/Aコンバータの電源レベルを水平走査期間毎に交互に切り換え非選択期間の走査線信号も逆極性であるから、D/Aコンバータ用の電源電圧を低くすることができ、消費電流が少なくノイズも減らすことができる。また、容量分割方式のD/Aコンバータで非反転データを用いるから、画像信号反転回路が不要で、さらに消費電流が少なく、ノイズも減らすことができる。

【0068】本発明の液晶表示装置は、遅延時間に合わせて映像信号を遅延させているから、ドライバの駆動電圧を低電圧で駆動することができ、表示画面がずれることがない。また、ドライバの検出回路と遅延時間補償回路を備えているから、ドライバの製造条件のばらつきや使用環境の変動による表示画面のずれが生じない。また、ポリシリコンTFTを用いて周辺ドライバをガラス基板に形成したから、装置の小型・軽量化が可能となる。

【0069】本発明の液晶表示装置の駆動方法は、ドライバ内部の遅延時間を見積って映像信号を遅延させているから、様々な性能のドライバ回路を様々な表示画面がずれることがない。また、遅延時間を見出し遅延時間補償回路で自己補償しているから、ドライバの製造条件のばらつきや使用環境の変動による表示画面のずれが生じることがなく、簡単な外部回路で駆動できる。

【0070】本発明の表示システムは、映像信号をD/A変換しnビットのデジタル信号に変換し、nビットのデジタル信号をD/A変換しn+mビットのD/A変換したデジタル信号をドライバで駆動するため、すぐれた階調表現が可能でフルカラー化が容易である。たとえ

(14)

特開平 8 -

25

26

【図面の簡単な説明】

【図 1】 液晶表示装置の回路図。

【図 2】 従来の D/A コンバータ内蔵データドライバの回路図。

【図 3】 9 電源方式の液晶表示装置の透過率の入力電圧依存性を示す図。

【図 4】 9 電源方式の液晶表示装置の透過率の入力電圧依存性の一部を示す図。

【図 5】 液晶表示装置の透過率の入力電圧依存性の一部を示す図。

【図 6】 容量分割方式 D/A コンバータ内蔵データドライバの回路図。

【図 7】 8 ビットデータドライバの動作電圧のタイミングチャート。

【図 8】 定電流 2 進減衰方式 D/A コンバータ内蔵データドライバの回路図。

【図 9】 双方向シフトレジスタの回路図とタイミングチャート。

【図 10】 レベルシフタの回路図とタイミングチャート。

【図 11】 液晶表示装置の動作方法を示すタイミングチャート。

【図 12】 液晶表示装置の動作方法を示すタイミングチャート。

【図 13】 液晶表示装置の動作方法を示すタイミングチャート。

【図 14】 液晶表示装置のデータ入力部の回路図。

【図 15】 液晶表示装置のデータ入力部の回路図。

【図 16】 ポリシリコン TFT の製造工程を示す断面図。

【図 17】 液晶表示装置を用いた表示システムのブロック図。

【符号の説明】

1 アクティブマトリクス部

2, 4, 2 データドライバ部

3 走査ドライバ部

4 信号線

5 走査線

6 画素 TFT

7 保持容量

8 液晶容量

9, 11, 51, 61 シフトレジスタ

10 レベルシフタ

12, 13, 52 ラッチ

10 14 D/A コンバータ

15 γ 補正用 ROM

16 n ビット画像信号

17 n+m ビット画像信号

21 上位 3 ビット画像信号

22 下位 3 ビット画像信号

23, 24 デコーダ

25 電源選択回路

26 抵抗分割方式 D/A コンバータ

31 実際の透過率依存性

20 32 9 電源方式で前提とした透過率依

56 画像信号

58 クロック信号

59 画像信号遅延回路

66 遅延時間検出回路

69 遅延時間補償回路

71 ガラス基板

72 poly-Si 薄膜

73 ゲート絶縁膜

74 ゲート電極

30 75 マスク材

76 層間絶縁膜

77 金属薄膜

78 パッシベーション膜


79 透明導電膜

BEST AVAILABLE COPY


(16)

特開平 8 -


【図 5】




【図 6】



【図 7】



【図 8】





BEST AVAILABLE COPY

(17)



特開平 8 -

【図 9】




(b)

【図 10】




(b)

【図 11】



【図 12】




BEST AVAILABLE COPY


(18)

特開平8-

【図13】





【図14】



【図16】

【図15】




BEST AVAILABLE COPY

(19)

待開平 8 -

【図 17】



特開平 8 -

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 6 部門第 2 区分
 【発行日】平成 14 年 5 月 22 日 (2002. 5. 22)

【公開番号】特開平 8 - 227283
 【公開日】平成 8 年 9 月 3 日 (1996. 9. 3)
 【年道号数】公開特許公報 8 - 2273
 【出願番号】特願平 7 - 32712
 【国際特許分類第 7 版】

G09C 3/36
 G02F 1/133 505
 550
 575
 1/136 500

【F I】

G09C 3/36
 G02F 1/133 505
 550
 575
 1/136 500

【手続補正書】
 【提出日】平成 14 年 2 月 21 日 (2002. 2. 21)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項 1】 液晶材料を挟んで対向する電極間に印加された交流電圧の振幅値に応じた輝度で表示を行う液晶表示装置において、 n ビットのデジタル入力画像データを $n+m$ ビットのデジタル画像データに変換するデータ変換回路と、 $n+m$ ビットのデジタルデータドライバを備えてなることを特徴とする液晶表示装置。

【請求項 2】 前記データ変換回路は、液晶の γ 特性を補正するための変換テーブルを書き込んだ ROM を備えてなることを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】 前記デジタルデータドライバは $n+m$

【請求項 6】 前記 $n+m$ ビットのデジタルドライバは、 $1:2:4:\dots:2^{m-1}$ の m 個の容量と $n+m$ 個のアナログスイッチを有して、とする請求項 1 ~ 請求項 5 のいずれかの液晶表示装置。

【請求項 7】 前記 $n+m$ 個の容量は、1 個、2 個、4 個、 \dots 、 2^{m-1} 個で形成されてなることを特徴とする請求項 1 ~ 請求項 5 のいずれかの請求項に記載の液晶表示装置。

【請求項 8】 液晶材料を挟んで対向する電極間に印加された交流電圧の振幅値に応じた輝度で表示装置の駆動方法において、 n ビットの信号を液晶の γ 特性に合わせて $n+m$ ビットデータに逐次変換し、 $n+m$ ビットのデータドライバを用いて n ビット分の階調表示をとる液晶表示装置の駆動方法。

【請求項 9】 水平走査期間のブランキ

特開平 8 -

て、

前記データドライバのシフトレジスタと、前記走査ドライバのシフトレジスタとは、共通の電源に接続され、前記共通の電源の電圧は、前記D/Aコンバータ及び前記バッファの電源の電圧より小さいことを特徴とする液晶表示装置。

【請求項11】 複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタと、前記信号線を駆動する、シフトレジスタとレベルシフトとD/Aコンバータとを含むデータドライバと、シフトレジスタとレベルシフトとバッファとを含む走査ドライバと、を備えた液晶表示装置の駆動方法であって、前記D/Aコンバータに入力する画像信号と前記シフトレジスタに入力するタイミング信号とは同一振幅の信号を用い、前記D/Aコンバータ用の電源レベルをフィールド毎に交互に切り替え、液晶層に交流電圧を印加することを特徴とする液晶表示装置の駆動方法。

【請求項12】 複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタと、前記信号線を駆動する、シフトレジスタとレベルシフトとD/Aコンバータとを含むデータドライバと、シフトレジスタとレベルシフトとバッファとを含む走査ドライバと、を備えた液晶表示装置の駆動方法であって、

前記D/Aコンバータに入力する画像信号と前記シフトレジスタに入力するタイミング信号とは同一振幅の信号を用い、前記D/Aコンバータ用の電源レベルを水平走査期間毎に交互に切り替え、液晶層に交流電圧を印加することを特徴とする液晶表示装置の駆動方法。

【請求項13】 複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタと、前記信号線を駆動する、シフトレジスタとレベルシフトとD/Aコンバータとを含むデータドライバと、シフトレジスタとレベルシフトとバッファとを含む走査ドライバと、を備えた液晶表示装置であって、前記データドライバは、シフトレジスタと、ラッチ

方法であって、

前記データドライバは、シフトレジスタ、前記シフトレジスタのクロック信号から制御する出力信号までの遅延時間に応じて、そのタイミングを遅延させることを特徴とする駆動方法。

【請求項15】 アクティブマトリクス型セルと、アナログ画像信号をnビットのデジタルデータに変換するA/Dコンバータと、前記nビットデータを液晶の γ 特性にあわせてn+1ビットのデジタルデータに変換する γ 補正回路と、nビットデータをアナログ信号に変換するD/Aコンバータとを含むデータドライバと、これらのタイミングを制御するタイミングコントローラとを有することを特徴とする表示システム。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正内容】

【0006】

【課題を解決するための手段】本発明の課題は、液晶材料を挟んで対向する電極間に電圧の衰効値に応じた輝度で表示を行うにおいて、nビットのデジタル入力画像データのデジタル画像データに変換するデータドライバと、n+mビットのデジタルデータドライバとを特徴とする。上記の液晶表示装置は、前記データ変換回路は、液晶の γ 特性を補正する補正テーブルを書き込んだROMを備えて、上記の液晶表示装置において、前記データドライバは、n+mビットのD/Aコンバータを用いる。上記の液晶表示装置において、スイッチ素子としてトランジスタ又は非線形素子を用いてもよい。トランジスタとしては、例として、薄膜トランジスタ、特に、有機薄膜トランジスタが好適である。非線形素子としては、有機ダイオードが好適である。上記の液晶表示装置において、さらにポリシリコン薄膜トランジスタデータドライバを備えていることが好適である。

特開平 8 -

表方式D/Aコンバータ回路を含んでいることが好ましい。本発明の液晶表示装置の駆動方法は、液晶材料を挟んで対向する電極間に印加された交流電圧の実効値に応じた輝度で表示を行う液晶表示装置の駆動方法であって、 n ビットのデジタル入力信号を液晶の γ 特性に合わせて $n+m$ ビットのデジタルデータに逐次変換し、 $n+m$ ビットのデジタルデータドライバを用いて n ビット分の階調表示を行うことを特徴とする。上記の液晶表示装置の駆動方法において、水平走査期間のブランキング期間中に全ての信号線を同一電位にリセットした後、 $n+m$ ビットのD/A変換された電圧を各信号線に印加することが好ましい。本発明の第2の液晶表示装置は、複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタと、前記信号線を駆動する、シフトレジスタとレベルシフトとD/Aコンバータとを含むデータドライバと、シフトレジスタとレベルシフトとバッファとを含む走査ドライバと、を備えた液晶表示装置であって、前記データドライバのシフトレジスタと、前記走査ドライバのシフトレジスタとは、共通の電源に接続され、前記共通の電源の電圧は、前記D/Aコンバータ及び前記バッファの電源の電圧より小さいことを特徴とする。上記の液晶表示装置において、前記データドライバは前記第1の基板上に形成されたデータドライバ用薄膜トランジスタを有し、前記走査ドライバは前記第1の基板上に形成された走査ドライバ用薄膜トランジスタを有していることが好ましい。前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタと前記走査ドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることが好ましい。上記の液晶表示装置において、前記データドライバは、 $1:2:4:\dots:2^{n-1}$ の比からなる n 個の容量と n 個のアナログスイッチを組み合わせてなるD/Aコンバータ回路を有してなることが好ましい。上記の液晶表示装置において、前記レベルシフトは、並列接続された n チャンネルと p チャンネルの2つのトランジスタに入力部が接続されてなることが好ましい。本発明の第2の液晶表示装置の駆動方法は、複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置さ

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】本発明の第3の液晶表示装置は、複数の走査線と、複数の信号線と、前記信号線との交点に対応して配置された画素電極と、前記信号線を駆動する、シフトレジスタとD/Aコンバータとを含むデータドライバと、レベルシフトとバッファドライバと、を備えた液晶表示装置の駆動方法であって、前記D/Aコンバータに入力する画素用シフトレジスタに入力するタイミング信号の信号を用い、前記D/Aコンバータ用シフトレジスタとレベルシフトとバッファとを水平走査期間毎に交互に切り替え、液晶に印加することを特徴とする。上記の液晶表示装置において、前記D/Aコンバータを用いて駆動し、隣接する信号線には真逆の電圧を印加することが好ましい。上記の液晶表示装置において、前記共通電極の電位を交互に切り換えすることも可能である。上記の液晶表示装置の駆動方法において、前記共通電極の電位は4レベルの電位の信号からなり、選択電位から非選択電位に切り替わる前記選択期間以上の電位を保つ場合と非選択期間を保つ場合とをフィールド期間毎に切り換える。上記の液晶表示装置の駆動方法において、前記走査線に出力される走査信号は4レベルの電位の信号からなり、選択期間直後に選択電位から非選択電位に切り替わる前に一定期間非選択電位以上の電位を保つ場合とをフィールド期間毎に切り換えるようにしてもよい。上記の液晶表示装置の駆動方法において、前記D/Aコンバータ方式のD/Aコンバータを用い、前記D/Aコンバータには白黒レベルを反転させていないデジタル信号を用いるようにしてもよい。

【手続補正 4】

特開平 8 -

タとレベルシフタとバッファとを含む走査ドライバと、を備えた液晶表示装置であって、前記データドライバは、シフトレジスタと、ラッチと、前記シフトレジスタ内部の遅延時間に応じて画像信号データのタイミングを遅延させる遅延回路とを有することを特徴とする。上記の液晶表示装置において、前記遅延回路は、前記シフトレジスタの遅延時間を検出する遅延時間検出回路と、前記遅延時間検出回路で検出された時間分だけ画像信号データを遅延させる遅延時間補償回路とを備えていることが好ましい。上記の液晶表示装置において、前記データドライバは第1の基板上に形成されたデータドライバ用薄膜トランジスタを有し、前記走査ドライバは第1の基板上に形成された走査ドライバ用薄膜トランジスタを有し、前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタと前記走査ドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることが好ましい。本発明の第4の液晶表示装置の駆動方法は、複数の走査線と、複数の信号線と、前記走査線と前記信号線との交点に対応して配置された画素電極と、前記画素電極に対応して配置された画素用薄膜トランジスタと、前記信号線を駆動する、シフトレジスタとレベルシフタとD/Aコンバータとを含むデータドライバと、シフトレジスタとレベルシフタとバッファとを含む走査ドライバと、を備えた液晶表示装置の駆動方法であって、前記データドライバは、シフトレジスタと、ラッチと、前記シフトレジスタのクロック信号から前記ラッチを制御する出力信号までの遅延時間に応じて画像信号データのタイミングを遅延させることを特徴とする。上記の液晶表示装置の駆動方法は、前記遅延回路は、前記シフトレジスタのクロック信号から前記ラッチを制御する出力信号までの遅延時間を検出し、前記検出された遅延時間を、画像信号データを遅延させる回路にフィードバック

し自動的に補償するようにしてもよい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

【0009】本発明の表示システムは、マトリクス型の液晶表示パネルと、b) 号をnビットのデジタルデータに変換するデータと、前記nビットのデジタルデータにあわせてn+mビットのデジタルデータ補正回路と、n+mビットのデジタルデータ信号に変換するD/Aコンバータとを有し、c) これらの回路の動作タイミングコントローラと、を備えてなる。上記の表示システムにおいて、前記データの出力信号と、前記データ補正回路の入力信号と、前記データ補正回路の出力信号と、前記D/Aコンバータの入力信号とは、電圧振幅が同一であることが好ましい。上記の表示システムにおいて、前記データの出力データを遅延させる遅延回路を有するコンバータの遅延時間と前記データ補正回路の遅延時間との和が、前記データクロック信号から画像信号データをラッチする遅延時間と実質的に等しくなるように、前記遅延時間を設定されていることが好ましい。システムにおいて、前記データドライバは、形成されたデータドライバ用薄膜トランジスタと前記走査ドライバは第1の基板上に形成された走査ドライバ用薄膜トランジスタを有し、前記画素用薄膜トランジスタと前記データドライバ用薄膜トランジスタと前記走査ドライバ用薄膜トランジスタとはポリシリコン薄膜トランジスタであることが好ましい。